网络赌博游戏:基于FPGA的异步FIFO的实现

FPGA学习交流 ? 2018-06-21 11:15 ? 次阅读

揭秘微信赌博群 www.b03i.com.cn ????????大家好,又到了每日学习的时间了,今天我们来聊一聊基于FPGA的异步FIFO的实现。
? ? ? ?
? ? ? ?一、FIFO简介

? ? ? ?FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

? ? ? ?用途1:
? ? ? ?异步FIFO读写分别采用相互异步的不同时钟。在现代集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟,多时钟域带来的一个问题就是,如何设计异步时钟之间的接口电路。异步FIFO是这个问题的一种简便、快捷的解决方案,使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。

? ? ? ?用途2:
? ? ? ?对于不同宽度的数据接口也可以用FIFO,例如单片机位8位数据输出,而DSP可能是16位数据输入,在单片机与DSP连接时就可以使用FIFO来达到数据匹配的目的。

? ? ? ?二、分类
? ? ? ?同步FIFO是指读时钟和写时钟为同一个时钟,在时钟沿来临时同时发生读写操作;
? ? ? ?异步FIFO是指读写时钟不一致,读写时钟是互相独立的。

? ? ? ?三、FIFO的常见参数
? ? ? ?FIFO的宽度:即FIFO一次读写操作的数据位;
? ? ? ?FIFO的深度:指的是FIFO可以存储多少个N位的数据(如果宽度为N)。
? ? ? ?满标志:FIFO已满或将要满时由FIFO的状态电路送出的一个信号,以阻止FIFO的写操作继续向FIFO中写数据而造成溢出(overflow)。
? ? ? ?空标志:FIFO已空或将要空时由FIFO的状态电路送出的一个信号,以阻止FIFO的读操作继续从FIFO中读出数据而造成无效数据的读出(underflow)。
? ? ? ?读时钟:读操作所遵循的时钟,在每个时钟沿来临时读数据。
? ? ? ?写时钟:写操作所遵循的时钟,在每个时钟沿来临时写数据。

? ? ? ?读写指针的工作原理
? ? ? ?写指针:总是指向下一个将要被写入的单元,复位时,指向第1个单元(编号为0)。
? ? ? ?读指针:总是指向当前要被读出的数据,复位时,指向第1个单元(编号为0)

? ? ? ?FIFO的“空”/“满”检测
? ? ? ?FIFO设计的关键:产生可靠的FIFO读写指针和生成FIFO“空”/“满”状态标志。

? ? ? ?当读写指针相等时,表明FIFO为空,这种情况发生在复位操作时,或者当读指针读出FIFO中最后一个字后,追赶上了写指针时,如下图所示:
? ? ? ?123118sawxcouuaacy3ck4.png


? ? ? ?当读写指针再次相等时,表明FIFO为满,这种情况发生在,当写指针转了一圈,折回来(wrapped around)又追上了读指针,如下图:
? ? ? ?122509xslrjygkggjyghr5.png


? ? ? ?为了区分到底是满状态还是空状态,可以采用以下方法:

? ? ? ?方法1:在指针中添加一个额外的位(extra bit),当写指针增加并越过最后一个FIFO地址时,就将写指针这个未用的MSB加1,其它位回零。对读指针也进行同样的操作。此时,对于深度为2n的FIFO,需要的读/写指针位宽为(n+1)位,如对于深度为8的FIFO,需要采用4bit的计数器,0000~1000、1001~1111,MSB作为折回标志位,而低3位作为地址指针。

? ? ? ?* 如果两个指针的MSB不同,说明写指针比读指针多折回了一次;如r_addr=0000,而w_addr = 1000,为满。
? ? ? ?* 如果两个指针的MSB相同,则说明两个指针折回的次数相等。其余位相等,说明FIFO为空;

? ? ? ?3.二进制FIFO指针的考虑
? ? ? ?将一个二进制的计数值从一个时钟域同步到另一个时钟域的时候很容易出现问题,因为采用二进制计数器时所有位都可能同时变化,在同一个时钟沿同步多个信号的变化会产生亚稳态问题。而使用格雷码只有一位变化,因此在两个时钟域间同步多个位不会产生问题。所以需要一个二进制到gray码的转换电路,将地址值转换为相应的gray码,然后将该gray码同步到另一个时钟域进行对比,作为空满状态的检测。
? ? ? ?122509e29dmvv62g2bg4os.png


? ? ? ?4.
? ? ? ?使用gray码进行对比,如何判断“空”与“满”
? ? ? ?使用gray码解决了一个问题,但同时也带来另一个问题,即在格雷码域如何判断空与满。

? ? ? ?对于“空”的判断依然依据二者完全相等(包括MSB);

? ? ? ?而对于“满”的判断,如下图,由于gray码除了MSB外,具有镜像对称的特点,当读指针指向7,写指针指向8时,除了MSB,其余位皆相同,不能说它为满。因此不能单纯的只检测最高位了,在gray码上判断为满必须同时满足以下3条:

? ? ? ?* wptr和同步过来的rptr的MSB不相等,因为wptr必须比rptr多折回一次。
? ? ? ?* wptr与rptr的次高位不相等,如上图位置7和位置15,转化为二进制对应的是0111和1111,MSB不同说明多折回一次,111相同代表同一位置。
? ? ? ?* 剩下的其余位完全相等。
? ? ? ?122510vqu8elbujwakye4n.png
? ? ? ?
? ? ? ?5.总体实现
? ? ? ?系统的总体框图如下:
? ? ? ?122510pdyt99tfhddmob5t.png


? ? ? ?1)顶层??椤?br /> module AsyncFIFO
#(parameter ASIZE = 4, ? ?//地址位宽
? parameter DSIZE = 8) ? ?//数据位宽
(
? ?input ?[DSIZE-1:0] wdata,
? ?input ? ? ? ? ? ? ?winc, wclk, wrst_n, ?//写请求信号,写时钟,写复位
? ?input ? ? ? ? ? ? ?rinc, rclk, rrst_n, ?//读请求信号,读时钟,读复位
? ?output [DSIZE-1:0] rdata,
? ?output ? ? ? ? ? ? wfull,
? ?output ? ? ? ? ? ? rempty
);
wire [ASIZE-1:0] waddr, raddr;
wire [ASIZE:0] ? wptr, rptr, wq2_rptr, rq2_wptr; ? ? ? ?/************************************************************
* In order to perform FIFO full and FIFO empty tests using
* this FIFO style, the read and write pointers must be
* passed to the opposite clock domain for pointer comparison
*************************************************************/
/*在检测“满”或“空”状态之前,需要将指针同步到其它时钟域时,使用格雷码,可以降低同步过程中亚稳态出现的概率*/
sync_r2w I1_sync_r2w(
? ?.wq2_rptr(wq2_rptr),
? ?.rptr(rptr),
? ?.wclk(wclk),
? ?.wrst_n(wrst_n));
sync_w2r I2_sync_w2r (
? ?.rq2_wptr(rq2_wptr),
? ?.wptr(wptr),
? ?.rclk(rclk),
? ?.rrst_n(rrst_n));
/*
* ?DualRAM
*/
DualRAM #(DSIZE, ASIZE) I3_DualRAM(
? ?.rdata(rdata),
? ?.wdata(wdata),
? ?.waddr(waddr),
? ?.raddr(raddr),
? ?.wclken(winc),
? ?.wclk(wclk));
? ?
/*
* ?空、满比较逻辑
*/
rptr_empty #(ASIZE) I4_rptr_empty(
? ?.rempty(rempty),
? ?.raddr(raddr),
? ?.rptr(rptr),
? ?.rq2_wptr(rq2_wptr),
? ?.rinc(rinc),
? ?.rclk(rclk),
? ?.rrst_n(rrst_n));
wptr_full #(ASIZE) I5_wptr_full(
? ?.wfull(wfull),
? ?.waddr(waddr),
? ?.wptr(wptr),
? ?.wq2_rptr(wq2_rptr),
? ?.winc(winc),
? ?.wclk(wclk),
? ?.wrst_n(wrst_n));
endmodule

? ? ? ?2)DualRAM???br /> module DualRAM
#(
? ?parameter DATA_SIZE = 8, ? // 数据位宽
? ?parameter ADDR_SIZE = 4 ? // 地址位宽
)
(
? ?input ? ? ? ? ? ? ? ? ? ? ? wclken,wclk,
? ?input ? ? ?[ADDR_SIZE-1:0] ?raddr, ? ? //RAM read address
? ?input ? ? ?[ADDR_SIZE-1:0] ?waddr, ? ? //RAM write address
? ?input ? ? ?[DATA_SIZE-1:0] ?wdata, ? ?//data input
? ?output ? ? [DATA_SIZE-1:0] ?rdata ? ? ?//data output
); ? ?
localparam RAM_DEPTH = 1 << ADDR_SIZE; ? //RAM深度 = 2^ADDR_WIDTH
? ? ? ?reg [DATA_SIZE-1:0] Mem[RAM_DEPTH-1:0];
? ? ? [email protected](posedge wclk)
begin
? ? if(wclken)
? ? ? ? Mem[waddr] <= wdata;
end
assign rdata = ?Mem[raddr];
endmodule

3)同步???br /> module sync_r2w
#(parameter ADDRSIZE = 4)
(
? ?output reg [ADDRSIZE:0] wq2_rptr,
? ?input ? ? ?[ADDRSIZE:0] rptr,
? ?input ? ? ? ? ? ? ? ? ? ? ? wclk, wrst_n
);
reg [ADDRSIZE:0] wq1_rptr;
always @(posedge wclk or negedge wrst_n)
? ?if (!wrst_n)
? ? ? ?{wq2_rptr,wq1_rptr} <= 0;
? ?else
? ? ? ?{wq2_rptr,wq1_rptr} <= {wq1_rptr,rptr};
endmodule

4)同步???
module sync_w2r
#(parameter ADDRSIZE = 4)
(
? ?output reg ?[ADDRSIZE:0] rq2_wptr,
? ?input ? ? ? ? [ADDRSIZE:0] wptr,
? ?input ? ? ? ? rclk, rrst_n
); ? ? ? ?reg [ADDRSIZE:0] rq1_wptr;
always @(posedge rclk or negedge rrst_n)
? ?if (!rrst_n)
? ? ? ?{rq2_wptr,rq1_wptr} <= 0;
? ?else
? ? ? ?{rq2_wptr,rq1_wptr} <= {rq1_wptr,wptr};
endmodule

5)空判断逻辑
module rptr_empty
#(parameter ADDRSIZE = 4)
(
? ?output reg rempty,
? ?output ? ? [ADDRSIZE-1:0] raddr,
? ?output reg [ADDRSIZE :0] ?rptr,
? ?input ? ? ? [ADDRSIZE :0] rq2_wptr,
? ?input ? ? ? rinc, rclk, rrst_n);


reg ?[ADDRSIZE:0] rbin;
wire [ADDRSIZE:0] rgraynext, rbinnext;
wire ?rempty_val;
//-------------------
// GRAYSTYLE2 pointer: gray码读地址指针
//-------------------
always @(posedge rclk or negedge rrst_n)
? ?if (!rrst_n)
? ? ? ?begin
? ? ? ? ? ?rbin <= 0;
? ? ? ? ? ?rptr <= 0;
? ? ? ?end
? ?else
? ? ? ?begin
? ? ? ? ? ?rbin <= rbinnext ;
? ? ? ? ? ?rptr <= rgraynext;
? ? ? ?end
// gray码计数逻辑
assign rbinnext = !rempty ? (rbin + rinc) : rbin;
assign rgraynext = (rbinnext>>1) ^ rbinnext; ? ? ?//二进制到gray码的转换
? ? ? ?assign raddr = rbin[ADDRSIZE-1:0];
//---------------------------------------------------------------
// FIFO empty when the next rptr == synchronized wptr or on reset
//---------------------------------------------------------------
/*
* ? 读指针是一个n位的gray码计数器,比FIFO寻址所需的位宽大一位
* ? 当读指针和同步过来的写指针完全相等时(包括MSB),说明二者折回次数一致,FIFO为空
* ? ?
*/
assign rempty_val = (rgraynext == rq2_wptr);
? ? ? ?always @(posedge rclk or negedge rrst_n)
if (!rrst_n)
? ?rempty <= 1'b1;
else
? ?rempty <= rempty_val;
endmodule

6)满判断逻辑
module wptr_full
#(
? ?parameter ADDRSIZE = 4
)
(
? ?output reg ? ? ? ? ? ? ? ?wfull,
? ?output ? ? [ADDRSIZE-1:0] waddr,
? ?output reg [ADDRSIZE :0] ?wptr,
? ?input ? ? ?[ADDRSIZE :0] ?wq2_rptr,
? ?input ? ? ? ? ? ? ? ? ? ? winc, wclk, wrst_n); ? ? ? ?

reg ?[ADDRSIZE:0] wbin;
wire [ADDRSIZE:0] wgraynext, wbinnext;
wire wfull_val;
// GRAYSTYLE2 pointer
always @(posedge wclk or negedge wrst_n)
? ?if (!wrst_n)
? ?begin
? ? ? ?wbin <= 0;
? ? ? ?wptr <= 0;
? ?end
? ?else
? ?begin
? ? ? ?wbin <= wbinnext;
? ? ? ? wptr <= wgraynext;
? ?end
//gray 码计数逻辑 ? ?
assign wbinnext ?= !wfull ? wbin + winc : wbin;
assign wgraynext = (wbinnext>>1) ^ wbinnext;
? ? ? ?assign waddr = wbin[ADDRSIZE-1:0];
? ? ? ?/*由于满标志在写时钟域产生,因此比较安全的做法是将读指针同步到写时钟域*/
/**/
//------------------------------------------------------------------
// Simplified version of the three necessary full-tests:
// assign wfull_val=((wgnext[ADDRSIZE] !=wq2_rptr[ADDRSIZE] ) &&
// (wgnext[ADDRSIZE-1] !=wq2_rptr[ADDRSIZE-1]) &&
// (wgnext[ADDRSIZE-2:0]==wq2_rptr[ADDRSIZE-2:0]));
//------------------------------------------------------------------
assign wfull_val = (wgraynext=={~wq2_rptr[ADDRSIZE:ADDRSIZE-1],
? ? ? ? ? ? ? ? ? ?wq2_rptr[ADDRSIZE-2:0]});
always @(posedge wclk or negedge wrst_n)
if (!wrst_n)
? ?wfull <= 1'b0;
else
? ?wfull <= wfull_val;
endmodule

? ? ? ?在quartus中有异步FIFO IP核,为安全起见推荐使用IP核定制FIFO,本文的目的只是作为思路参考。

? ? ? ?今天就聊到这里,各位,加油。

收藏 人收藏
分享:

评论

相关推荐

使用ISE处理Virtex 5 LX110T FPGA为什么ISE WebPack中没有可用的选项?

你好, 我是一名大学生,我需要使用ISE处理Virtex 5 LX110T FPGA。 为什么ISE WebPack中没有可用的选项? ...

发表于 12-11 11:29 ? 8次 阅读
使用ISE处理Virtex 5 LX110T FPGA为什么ISE WebPack中没有可用的选项?

独立的HW Server怎么安装

我有一台开发机器,它通常与我的FPGA板物理隔离。 我想在靠近FPGA板并通过网络连接的机器上使用HW_server远程访问它。...

发表于 12-11 11:24 ? 6次 阅读
独立的HW Server怎么安装

基于FPGA的数字视频转换接口的设计与实现

引言 本文从实际应用的角度出发,采用FPGA作为主控芯片,设计了一款数字视频接口转换设备,该设备针对于MT9M111这款数字...

发表于 12-11 10:59 ? 2次 阅读
基于FPGA的数字视频转换接口的设计与实现

FPGA中SRAM的读写控制原理

SRAM 在读写上有严格的时序要求,用 WEOECE 控制完成写数据,具体时序如图 7-17所示。 图 7-17 SRA...

发表于 12-11 10:14 ? 37次 阅读
FPGA中SRAM的读写控制原理

FPGA的视频图像数据采集程序如何实现

SAA7113 输出的视频图像数据通过 8 位总线 VPO 传输给 FPGA,FPGA 需要将数据保存到 SRAM中。由于 PAL 制电...

发表于 12-11 09:47 ? 30次 阅读
FPGA的视频图像数据采集程序如何实现

请问如何用FPGA采集出AD9674的数据

AD9674与AD9276的数据输出采用的是LVDS输出接口,现在准备用AD9674做一个超声波设备,但是数据采集方案一直没弄出来,...

发表于 12-11 09:07 ? 9次 阅读
请问如何用FPGA采集出AD9674的数据

请教电力电子方向里dsp+FPGA架构的案例

请教电力电子方向里  dsp+FPGA架构的案例 ...

发表于 12-10 18:32 ? 9次 阅读
请教电力电子方向里dsp+FPGA架构的案例

Achronix推出其第四代嵌入式FPGA产品

Achronix半导体公司推出其第四代嵌入式FPGA产品Speedcore Gen4 eFPGA I....

发表于 12-10 17:28 ? 44次 阅读
Achronix推出其第四代嵌入式FPGA产品

如何使用FPGA设计高速实时数据采集存储系统的资料概述

设计了以FPGA器件XCSVIXS0为核心处理芯片的高速数据采集存储系统。在XCSVLXS0内部实现....

发表于 12-10 16:47 ? 25次 阅读
如何使用FPGA设计高速实时数据采集存储系统的资料概述

找播放1080*720视频方案,USB入,三路模拟量输入一路控制输出,要电路图不要程序。

DC12V输入; USB输入; 三路模拟量输入; 一路控制输出; 一路音频输出 一个板上按键 一个外按TPT屏(1080*720)...

发表于 12-10 11:59 ? 23次 阅读
找播放1080*720视频方案,USB入,三路模拟量输入一路控制输出,要电路图不要程序。

FPGA下载调试错误Can't find the instance

FPGA 板卡调试问题报错如下: Error: Can't find the instance.  Download a design with SRAM Object F...

发表于 12-10 11:48 ? 51次 阅读
FPGA下载调试错误Can't find the instance

怎么监控FPGA内部的温度和电压变化情况

打开例程工程后,我们可以查看工程源代码和仿真TestBench来学习,对工程进行更详细的研究和IP核....

的头像 FPGA2嵌入式 发表于 12-10 11:33 ? 169次 阅读
怎么监控FPGA内部的温度和电压变化情况

FPGA的视频处理主体程序怎么实现

FPGA 整体控制程序的流程如图 7-14 所示。 整体控制过程中有关状态机的代码如下: [code]//状态机 always @(pose...

发表于 12-10 10:08 ? 29次 阅读
FPGA的视频处理主体程序怎么实现

基于AXI总线的未知信号频率测量

这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率,PS和PL通过AXI总线交互数据,实现我....

发表于 12-08 11:00 ? 79次 阅读
基于AXI总线的未知信号频率测量

EDA实验之在FPGA上设计一个DDS???/a>

在FPGA上设计一个DDS???,在DE0 开发板上运行,在FPGA芯片内部合成出数字波形即可。

发表于 12-08 09:18 ? 89次 阅读
EDA实验之在FPGA上设计一个DDS??? />    </a>
</div><div class=

采用LED光通信技术实现温度实时显示系统的设计

LED光通信,就是用LED光来实现无线通信,主要是靠发光二极管(LED)发出的高速亮灭闪烁信号来传输....

发表于 12-08 08:21 ? 97次 阅读
采用LED光通信技术实现温度实时显示系统的设计

从一个FPGA厂商转变为一个提供系统设计的厂商 赛灵思转型成功

如今随着芯片工艺的演进,一方面我们看到芯片尺寸越来越小,性能越来越提升,另一方面集成度也在不断提高。....

发表于 12-07 17:02 ? 161次 阅读
从一个FPGA厂商转变为一个提供系统设计的厂商 赛灵思转型成功

如何使用USB2.0和DDR2进行数据采集系统设计与FPGA实现资料概述

采用DDR2 SDRAM作为被采集数据的缓存技术, 给出了USB2.0与DDR2相结合的实时、高速数....

发表于 12-07 16:12 ? 41次 阅读
如何使用USB2.0和DDR2进行数据采集系统设计与FPGA实现资料概述

如果能在SoC中嵌入一个FPGA核心 那么芯片将具备出色的机器学习能力

人工智能是当下最火爆的话题。据说,与人工智能相关的市场规模十分巨大,是继PC市场、移动互联网市场之后....

发表于 12-07 13:36 ? 111次 阅读
如果能在SoC中嵌入一个FPGA核心 那么芯片将具备出色的机器学习能力

Microsemi Corporation推出了新型SoC FPGA架构扩展其Mi-V生态系统

2018年12月5日—— 在5G、机器学习和物联网(IoT)联合推动的新计算时代,嵌入式开发人员需要....

发表于 12-06 16:27 ? 155次 阅读
Microsemi Corporation推出了新型SoC FPGA架构扩展其Mi-V生态系统

Xilinx推出可扩展处理平台架构 设计人员可同时拥有串行并行处理能力

无论是汽车驾驶辅助、智能视频监控、工业自动化、航天与国防或是无线通信等终端应用,功能的日益复杂使得嵌....

发表于 12-06 16:24 ? 75次 阅读
Xilinx推出可扩展处理平台架构 设计人员可同时拥有串行并行处理能力

AI芯片如果有罗马大道 必定归功可重构计算

在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai....

的头像 电子发烧友网工程师 发表于 12-06 08:44 ? 706次 阅读
AI芯片如果有罗马大道 必定归功可重构计算

FPGA如何实现30倍的高性能计算

FPGA(Field Programmable Gate Array)现场可编程门阵列,作为AS....

的头像 电子发烧友网工程师 发表于 12-06 08:36 ? 269次 阅读
FPGA如何实现30倍的高性能计算

如何使用MicroBlaze软核进行FPGA片上系统设计

Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集....

发表于 12-05 17:18 ? 32次 阅读
如何使用MicroBlaze软核进行FPGA片上系统设计

站在FPGA的肩膀上 AI可重构芯片诞生

在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai....

发表于 12-03 10:09 ? 553次 阅读
站在FPGA的肩膀上 AI可重构芯片诞生

基于闪存FPGA的门阵列为设计带来更多灵活性

另一方面,在基于闪存的FPGA中,配置模式保存在芯片上的非易失性存储器单元,甚至电源被移除时,闪存单....

发表于 12-02 10:24 ? 604次 阅读
基于闪存FPGA的门阵列为设计带来更多灵活性

赛灵思推出全新系列的产品类型ACAP 媲美CPU、GPU的新一代FPGA架构

当博通收购高通案遭到美国总统特朗普的阻止后,下一个被华尔街分析师看准的“目标”便锁定在圣何塞芯片厂商....

发表于 12-01 10:47 ? 423次 阅读
赛灵思推出全新系列的产品类型ACAP 媲美CPU、GPU的新一代FPGA架构

xilinx FPGA bit 文件加密

当你的项目终于做完了,到了发布的关键节点,为了防止自己的心血被别人利用,最好对产品进行bit加密。 ....

的头像 电子发烧友网工程师 发表于 12-01 09:33 ? 246次 阅读
xilinx FPGA bit 文件加密

赛灵思官方博客本周主打:云端时序收敛,高效可靠

Plunify Cloud 云平台为 FPGA 工程师极大地简化了使用云服务器的技术与安全要求。

的头像 电子发烧友网工程师 发表于 12-01 08:52 ? 265次 阅读
赛灵思官方博客本周主打:云端时序收敛,高效可靠

FPGA的几点重要总结

FPGA编程语言为何叫硬件描述语言? 硬件即FPGA硬件,硬件描述语言,也就自然地告诉....

的头像 电子发烧友网工程师 发表于 12-01 08:30 ? 330次 阅读
FPGA的几点重要总结

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低....

的头像 电子发烧友网工程师 发表于 12-01 08:25 ? 324次 阅读
Achronix半导体全面对接Speedcore eFPGA技术

如何使用FPGA和DSP进行精度数字频率计的设计

本设计根据等精度的多周期同步测频原理,采用Altera 公司的FLEX10K10 系列FPGA 和T....

发表于 11-30 15:41 ? 62次 阅读
如何使用FPGA和DSP进行精度数字频率计的设计

如何使用FPGA实现交换机中的HEC???/a>

本文在研究了三层以太网交换技术后,设计了一种采用 FPGA 来实现以太口和ATM口之间的数据通道上H....

发表于 11-30 15:41 ? 32次 阅读
如何使用FPGA实现交换机中的HEC??? />    </a>
</div><div class=

如何使用FPGA实现Volterra级数间接学习型的预失真器

在宽带无线通信系统中,高功率放大器HPA 因其非线性和记忆特性,将会导致频谱再生和邻道干扰。本文论述....

发表于 11-30 15:41 ? 40次 阅读
如何使用FPGA实现Volterra级数间接学习型的预失真器

紫光国微参股科技创新型企业

11月27日,紫光国微在互动平台表示,科创板是科技型创新企业对接资本市场的良好渠道,公司也在关注具体....

的头像 半导体投资联盟 发表于 11-30 15:36 ? 455次 阅读
紫光国微参股科技创新型企业

Kintex-7 FPGA连接DDR3存储器的接口功能演示

这展示了DDR3内存的Kintex-7 FPGA接口功能。

的头像 Xilinx视频 发表于 11-30 06:23 ? 137次 观看
Kintex-7 FPGA连接DDR3存储器的接口功能演示

多模式数字控制,性能大升级

英特尔? Enpirion? 数字 PowerSoC 经过精心的定义、设计和验证,可满足 FPGA、....

的头像 电子发烧友网工程师 发表于 11-29 14:44 ? 240次 阅读
多模式数字控制,性能大升级

Altium Designer的介绍和使用教程等资料概述

Altium Designer 基于一个软件集成平台,把为电子产品开发提供完整环境所需的工具全部整合....

发表于 11-29 08:00 ? 69次 阅读
Altium Designer的介绍和使用教程等资料概述

华为携手赛灵思 展示400G以太网线卡原型

北京时间3月21日下午消息,一场由网络供应商华为和芯片制造商赛灵思(Xilinx)上周进行的展示,标....

发表于 11-28 16:13 ? 196次 阅读
华为携手赛灵思 展示400G以太网线卡原型

ARM崛起和后Altera时代 赛灵思的未来之路任重而道远

英特尔和Altera传出收购消息以后,分分合合好几次。导致我买的股票上涨了5美元,我奖励自己吃了一顿....

发表于 11-28 16:05 ? 479次 阅读
ARM崛起和后Altera时代 赛灵思的未来之路任重而道远

正弦信号发生器的系统设计软硬件调试和仿真的详细资料合集免费下载

在现代电子测量技术的研究及应用领域中,常常需要高精度且频率可调的信号源。而随着大规??杀喑搪呒骷﨔....

发表于 11-28 15:56 ? 43次 阅读
正弦信号发生器的系统设计软硬件调试和仿真的详细资料合集免费下载

基本型组态工业串口屏数据手册V4.0详细资料免费下载

系统在无指令接收的状态下,ARM 基本处于空闲状态,所有大负荷的数据读取和显示刷新工作全部由 FPG....

发表于 11-28 08:00 ? 38次 阅读
基本型组态工业串口屏数据手册V4.0详细资料免费下载

如何使用VHDL设计一个简易出租车计费器的资料合集免费下载

本文介绍了一种采用单片FPGA芯片进行出租车计费器的设计方法,主要阐述如何使用EDA器件取代传统的电....

发表于 11-28 08:00 ? 49次 阅读
如何使用VHDL设计一个简易出租车计费器的资料合集免费下载

LTE标准下如何进行Turbo码的研究及FPGA实现

信息传输的可靠性和有效性一直是通信系统中研究的热点问题,而信道编码技术则是很好解决这一矛盾的有效技术....

发表于 11-27 16:37 ? 45次 阅读
LTE标准下如何进行Turbo码的研究及FPGA实现

GPU跃升为领头羊 以FPGA为主的英特尔也加紧脚步部署

人工智能(AI)热潮持续攀升,AI晶片的竞争也日趋激烈,而GPU近年来可说是跃升为AI晶片领头羊。为....

发表于 11-27 16:37 ? 115次 阅读
GPU跃升为领头羊 以FPGA为主的英特尔也加紧脚步部署

浅谈运动控制卡的功能及使用

关于运动控制卡,其实现基于PC的界面,强大的PC功能,两者相互结合,从而使得于东控制器的能力达到了顶....

的头像 如意 发表于 11-27 14:30 ? 429次 阅读
浅谈运动控制卡的功能及使用

Micron和Achronix提供下一代FPGA 并支持机器学习应用

2018年11月-MicronTechnology,Inc.(纳斯达克交易代码:MU)日前宣布推出其....

发表于 11-26 17:32 ? 199次 阅读
Micron和Achronix提供下一代FPGA 并支持机器学习应用

蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明

perips目录主要用于存放各种外设(Peripherals)??榈腣erilog RTL代码,譬如....

的头像 硅农亚历山大 发表于 11-26 17:23 ? 381次 阅读
蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明

选择合适的连接器 有以下这些方法

要让40个管脚的小脚丫FPGA核心板能够像孙猴子一样神通广大,那就得扩展啊,不仅要支持目前市场上主流....

发表于 11-26 16:54 ? 158次 阅读
选择合适的连接器 有以下这些方法

赛灵思FPGA成为设计人员构建卷积神经网络的首选

人工智能正在经历一场变革,这要得益于机器学习的快速进步。在机器学习领域,人们正对一类名为“深度学习”....

发表于 11-26 14:08 ? 136次 阅读
赛灵思FPGA成为设计人员构建卷积神经网络的首选

摩尔定律将要谢幕 未来将是FPGA的天下

整整50年来,计算机的底层元件都遵从着“摩尔定律”:在价格不变的情况下,集成在芯片上的晶体管数量每隔....

发表于 11-25 11:31 ? 404次 阅读
摩尔定律将要谢幕 未来将是FPGA的天下

中美严峻局势下 国产FPGA迎来历史性发展机遇

2018年8月23日,在今天举行的南京国际集成电路技术达摩论坛上,深圳市紫光同创电子有限公司常务副总....

发表于 11-25 11:26 ? 245次 阅读
中美严峻局势下 国产FPGA迎来历史性发展机遇

赛灵思FPGA的创新赋能:全球首个无人机5G基站

在日前上海举行的首届中国国际进口博览会(进博会)上,电子发烧友在赛灵思展台上看到了全球首款无人机5G....

发表于 11-23 18:08 ? 749次 阅读
赛灵思FPGA的创新赋能:全球首个无人机5G基站

在AI芯片领域 赛灵思认为FPGA芯片将是重头戏

3月19日,全球第一大FPGA厂商赛灵思公司新任总裁兼CEOVictorPeng表示,要进一步推动计....

发表于 11-23 17:30 ? 351次 阅读
在AI芯片领域 赛灵思认为FPGA芯片将是重头戏

莱迪思宣布进入网络边缘计算市场的AI领域 发挥FPGA的作用

根据市场调研机构Semico Research提供的数据显示,未来五年内,使用人工智能的网络边缘设备....

发表于 11-23 17:25 ? 237次 阅读
莱迪思宣布进入网络边缘计算市场的AI领域 发挥FPGA的作用

NVIDIA能比FPGA速度更快的处理所有与AI相关的信息

13日报导,NVIDIA Corporation虽凭借通用GPU(GPGPU)登上人工智能(AI)芯....

发表于 11-22 17:20 ? 354次 阅读
NVIDIA能比FPGA速度更快的处理所有与AI相关的信息

浪潮发布集成HBM2的FPGA AI加速卡F37X 在软件生产力上实现了质的飞跃

美国当地时间11月14日,在达拉斯举行的全球超算大会SC18上,浪潮发布集成HBM2高速缓存的FPG....

发表于 11-22 17:15 ? 259次 阅读
浪潮发布集成HBM2的FPGA AI加速卡F37X 在软件生产力上实现了质的飞跃

GRX IV FPGA开发工具包用户指南资料免费下载

 Altera?旋风?IV GX FPGA开发工具包是一个完整的设计环境,包括硬件和软件,你需要开发....

发表于 11-22 08:00 ? 37次 阅读
GRX IV FPGA开发工具包用户指南资料免费下载

GRX IV FPGA开发板的参考手册资料免费下载

Cyclone IV GX FPGA开发板为开发和原型化低功耗、大容量、功能丰富的设计提供了硬件平台....

发表于 11-22 08:00 ? 47次 阅读
GRX IV FPGA开发板的参考手册资料免费下载

Cyclone IV FPGA器件系列资料概述免费下载

Altera 新的Cyclone? IV 系列 FPGA 器件巩固了Cyclone 系列在低成本、低....

发表于 11-22 08:00 ? 56次 阅读
Cyclone IV FPGA器件系列资料概述免费下载

TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

发表于 09-19 16:35 ? 8次 阅读
TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小?;て荡嵘阅?,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

发表于 09-18 16:05 ? 6次 阅读
TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器
472| 528| 655| 521| 425| 507| 456| 549| 115| 421|